# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2003-008351 (43)Date of publication of application: 10.01.2003

(51)Int.Cl. H038 5/32 H01L 21/823 H01L 21/8234 H01L 21/8238

H01L 21/8238 H01L 27/04 H01L 27/06 H01L 27/092 H03K 3/02

(21)Application number : 2001–184800 (71)Applicant : SEIKO EPSON CORP (22)Date of filing : 19.06.2001 (72)Inventor : MAKIUCHI YOSHIKI


#### (54) OSCILLATION CIRCUIT

## (57)Abstract:

PROBLEM TO BE SOLVED: To realize consumption power reduction and miniaturization, in an oscillation circuit including transistors of MOS structure, capacitors, or impedance elements.

capacitors, or impeanance eigenents.

SOLUTION: The oscillation circuit is provided with (a) a semiconductor substrate; (b) a capacitor CG or CD which is a capacitor for adjusting an oscillation frequency of the oscillation circuit, and has an impuritity diffused region formed in a semiconductor substrate, an insulating film formed on the impurity diffused region, and electrodes formed on the insulating film; and (c) an inversion circuit 1 which feeds back an output signal to an input via at least an oscillation element, and includes MOS transistors QP1 and QN1. The transistor has a couple of impurity diffused regions formed in the semiconductor substrate, a gate insulating film which is formed on the substrate and thicker than an insulating film of the capacitor, and a gate electrode formed on the gate insulating film.



# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出屬公開番号 特開2003-8351 (P2003-8351A)

(43)公開日 平成15年1月10日(2003.1.10)

(51) Int.Cl.7		戴別記号	F I		Ť	-73-ド(参考)	
H03B	5/32		H03B	5/32	Н	5 F O 3 8	
					J	5 F 0 4 8	
H01L	21/822		H03K	3/02	P	5 J O 4 3	
	21/8234		H01L	27/04	C	5 J O 7 9	
	21/8238			27/06	102A		

	審查請求	未請求 請求与	貝の数8 OL	(全7頁)	最終員に続く
(21)出願番号	特願2001-184800(P2001-184800)	(71)出願人	000002369		
(22)出顧日	平成13年6月19日(2001.6.19)	東京都新宿区	にブソン株式会社 背区西新宿2丁目4番1号 		
		(72)発明者	牧内 佳樹 長野県諏訪市	大和3丁目37	番5号 セイコ
			ーエプソン株	式会社内	
		(74)代理人	100110858		
			弁理士 柳瀬	陸肇 (外:	3名)


最終頁に続く

# (54) 【発明の名称】 発振回路

# (57) 【要約】

【課題】 MOS構造のトランジスタ、コンデンサ、又 はインピーダンス素子を含む発振回路において、低消費 電力化及び小型化を実現する。

【解決手段】 (a) 半導体基板と、(b) 発振回路の 発振周波数を調節するためのコンデンサであって、半導 体基板内に形成された不純物拡散領域と、不純物拡散領 域上に形成された絶縁膜と、絶縁膜上に形成された電極 とを有するコンデンサCG又はCDと、(c)発振子を少 なくとも介して出力信号が入力に帰還される反転回路で あって、半導体基板内に形成された1組の不純物拡散領 城と、半導体基板上に形成されたゲート絶縁膜であって コンデンサの絶縁膜よりも厚いゲート絶縁膜と、ゲート 絶縁膜上に形成されたゲート電極とを有するMOSトラ ンジスタQP1及びQN1を含む反転回路1とを具備す る。



【特許請求の範囲】

1 【請求項1】 発振子が接続されて発振を行う発振回路 であって、

半導体基板と、

前記発振回路の発振周波数を調節するためのコンデンサ であって、前記半導体基板内に形成された不純物拡散領 域と、前記不純物拡散領域上に形成された絶縁膜と、前 記絶縁膜上に形成された電極とを有する前記コンデンサ と、

れる反転回路であって、前記半導体基板内に形成された 1組の不純物拡散領域と、前記半導体基板上に形成され たゲート絶縁膜であって前記コンデンサの絶縁膜よりも 厚い前記ゲート絶縁膜と、前記ゲート絶縁膜上に形成さ れたゲート電極とを有するMOSトランジスタを含む前 記反転回路と、を具備する発振回路。

【請求項2】 前記反転回路の入力と一方の電源電位と の間にスイッチ手段を介して前記コンデンサが複数接続 されていることを特徴とする請求項1記載の発振回路。

【請求項3】 前記反転回路の出力と一方の電源電位と 20 【0004】半導体基板において、コンデンサC。及び の間にスイッチ手段を介して前記コンデンサが複数接続 されていることを特徴とする請求項1記載の発掘回路。

【請求項4】 前記反転回路が、PチャネルMOSトラ ンジスタとNチャネルMOSトランジスタとを含むこと を特徴とする請求項1~3のいずれか1項記載の発振回 路。

【請求項5】 前記反転回路の入力にバイアス電位を供 給するインピーダンス素子であって、前記半導体基板内 に形成された1組の不練物拡散領域と、前記半導体基板 上に形成されたゲート絶縁膜であって前記コンデンサの 30 電力を実現していた。 絶縁膜よりも厚い前記ゲート絶縁膜と、前記ゲート絶縁 膜上に形成されたゲート電極とを有するMOSトランジ スタを含む前記インピーダンス素子をさらに具備する請 求項1~4のいずれか1項記載の発振回路。

【請求項6】 前記インピーダンス素子が、Pチャネル MOSトランジスタとNチャネルMOSトランジスタと を含むことを特徴とする請求項5記載の発振回路。

【請求項7】 前記インピーダンス素子が、前記反転回 路の入出力間に接続されていることを特徴とする請求項 5 又は6 記載の発振回路。

【請求項8】 前記発振子を内蔵していることを特徴と する請求項1~7のいずれか1項記載の発振回路。

【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、水晶発振子等の発 振子を用いた発振回路に関し、特に、MOS構造のトラ ンジスタ、コンデンサ、又はインピーダンス素子を含む 発振回路に関する。

#### [0002]

た発振回路は、構成部品が少なく精度が高いので、腕時 計等の小型の装置に広く用いられる。そのような用途に おいては、発振回路の低消費電力化及び小型化が強く求 められている。消費電力を低減するためには、発振回路 を構成する反転回路に含まれるトランジスタの電流供給 能力を減少させたり、反転回路の入出力間に接続されて いるインピーダンス素子の抵抗値を大きくする必要があ

【0003】図7に、従来の発振回路の構成を示す。図 前記発振子を少なくとも介して出力信号が入力に帰還さ 10 7に示すように、この発振回路は、MOSトランジスタ QP11及びQN11によって構成された反転回路11 と、MOSトランジスタQP12及びQN12によって 構成され、反転回路11の入出力間に接続されたバイア ス電位供給用のインピーダンス素子12と、反転回路1 1の入力と接地電位との間に接続されたコンデンサC。 と、反転回路11の出力と接地電位との間に接続された コンデンサCdとを含んでいる。これらの素子は、半導 体基板に形成されている。また、水晶発振子13が、反 転回路11の入出力間に接続される。

> Caの絶縁膜と、反転回路11のトランジスタQP11 及びQN11のゲート絶縁膜と、インピーダンス素子1 2のトランジスタQP12及びQN12のゲート絶縁膜 とは、全て同一の厚さで形成されている。

【0005】このような従来の発振回路においては、M OSトランジスタのチャネル幅Wとチャネル長Lとの比 であるW/Lを小さくすることで、反転回路11のトラ ンジスタの電流供給能力を低くし、インピーダンス素子 12のトランジスタのオン抵抗値を大きくして、低消費

#### [00006]

【発明が解決しようとする課題】しかしながら、MOS トランジスタのチャネル幅Wについては一定の値を確保 する必要があるので、必然的にチャネル長Lを大きくし なければならず、その結果、MOSトランジスタのサイ ズが大きくなり、チップ面積も大きくなってしまうとい う問題があった。

【0007】そこで、上記の点に鑑み、本発明は、MO S構造のトランジスタ、コンデンサ、又はインピーダン 40 ス素子を含む発振回路において、低消費電力化及び小型 化を実現することを目的とする。

# [00008]

【課題を解決するための手段】以上の課題を解決するた め、本発明に係る半導体装置は、発振子が接続されて発 振を行う発振回路であって、(a)半導体基板と、

(b) 発振回路の発振周波数を調節するためのコンデン サであって、半導体基板内に形成された不純物拡散領域 と、不純物拡散領域上に形成された絶縁膜と、絶縁膜上 に形成された電極とを有するコンデンサと、(c) 発振 【従来の技術】一般的に、水晶発振子等の発振子を用い 50 子を少なくとも介して出力信号が入力に帰還される反転 (3)

回路であって、半導体基板内に形成された1組の不純物 拡散領域と、半導体基板上に形成されたゲート絶縁膜で あってコンデンサの絶縁膜よりも厚いゲート絶縁膜と、 ゲート絶縁膜上に形成されたゲート電極とを有するMO Sトランジスタを含む反転回路とを具備する。

【0009】ここで、反転回路の入力と一方の電源電位 との間にスイッチ手段を介してコンデンサが複数接続さ れても良いし、反転回路の出力と一方の電源電位との間 にスイッチ手段を介してコンデンサが複数接続されても 良い。また、反転回路が、PチャネルMOSトランジス 10 方を可変コンデンサとしている。 タとNチャネルMOSトランジスタとを含むようにして も良い。

【0010】本発明に係る半導体装置は、反転回路の入 力にバイアス電位を供給するインピーダンス素子であっ て、半導体基板内に形成された1組の不練物拡散領域 と、半導体基板上に形成されたゲート絶縁膜であってコ ンデンサの絶縁膜よりも厚いゲート絶縁膜と、ゲート絶 縁膜上に形成されたゲート電極とを有するMOSトラン ジスタを含むインピーダンス素子をさらに具備するよう にしても良い。このインピーダンス素子は、Pチャネル 20 3つの直列回路を示している。これらの直列回路が並列 MOSトランジスタとNチャネルMOSトランジスタと を含んでも良いし、反転回路の入出力間に接続されても 良い。さらに、本発明に係る半導体装置は、発振子を内 蔵するようにしても良い。

#### [0011]

【発明の実施の形態】以下、図面に基づいて本発明の実 施の形態について説明する。図1は、本発明の一実施形 熊に係る発振回路の構成を示す回路図である。本実施形 態においては、発振子として水晶発振子を用いている。

【0012】図1に示すように、本実施形態に係る発振 30 回路は、MOSトランジスタQP1及びQN1によって 構成された反転回路1と、MOSトランジスタQP2及 びQN2によって構成され、反転回路1の入出力間に接 続されたバイアス電位供給用のインピーダンス素子2 と、反転回路1の入力と一方の電源電位(本実施形態に おいては接地電位である低電位側の電源電位Vss)との 間に接続されたコンデンサCgと、反転回路1の出力と 電源電位Vssとの間に接続されたコンデンサCnとを含 んでいる。さらに、本実施形態に係る発振回路は、直流 カット用のカップリングコンデンサCcを含むようにし ても良い。なお、抵抗Rnは、反転回路1を構成するト ランジスタのドレイン抵抗である。以上の素子は、IC 等の半導体基板に形成されている。

【0013】さらに、水晶発振子3が、反転回路1の入 出力間に接続される。一般的に、水晶発振子は、IC等 の回路に外付けされる。本願において、発振回路とは、 IC等の回路に水晶発振子が接続された構成をいうのは 勿論のこと、水晶発振子が接続されていないIC等の回 路単体をも意味している。

【0014】次に、本実施形態に係る発振回路の動作に 50  $\beta_N = \mu_N \cdot C_N$  ・・・ (3)

ついて説明する。反転回路1の出力信号は、水晶発振子 等により所定の位相回転を与えられて反転回路1の入力 に帰還され、これにより発振動作が行われる。また、反 転回路3の入力と電源電位Vssとの間にはコンデンサC gが接続され、反転回路3の出力と電源電位Vssとの間 にはコンデンサCpが接続されている。ここで、コンデ ンサCGとコンデンサCnとの内の少なくとも一方の容量 を変化させることにより、発振周波数の調整が行われ る。本実施形態においては、コンデンサCG及びCDの両

【0015】ここで、可変コンデンサCg及びCpは、連 続的に容量値を変化できるものでなくても、複数の容量 値をとることができるものであれば良い。図2に、その ような可変コンデンサの構成例を示す。図2の(a)に 示す可変コンデンサは、図2の(b)に示すような回路 によって実現することができる。

【0016】図2の(b)において、スイッチング用の トランジスタQ1~Q3には、コンデンサC1~C3が それぞれ直列に接続されている。ここでは、例として、

に接続されて、図2の(a)に示す可変コンデンサに相 当する。トランジスタQ1~Q3のそれぞれのゲートG 1~G3のいずれかに、ハイレベル又はローレベルの制 御信号を印加してトランジスタをオン状態にすることに より、そのトランジスタに直列に接続されているコンデ ンサの容量が有効となる。この回路によれば、3つの制 御信号を用いることにより、最大限23通りの容量値を 作り出すことが可能である。

【0017】次に、反転回路1及びインピーダンス素子 2 を構成するMOSトランジスタの特性について説明す る。MOSトランジスタが飽和動作する場合には、トラ ンジスタの形状とドレイン電流Inとの間の関係は、次 式で表される。

[
$$\frac{1}{2}$$
]  $I_{D} = \frac{1}{2} \beta \frac{W}{I_{L}} (V_{US} - V_{TH})^{2} \cdot \cdot \cdot (1)$ 

一方、MOSトランジスタが非飽和動作する場合には、 トランジスタの形状とドレイン電流Inとの間の関係 は、次式で表される。

40 【数2】 
$$I_{b} = \beta \frac{W}{I} \left\{ (V_{GS} - V_{TH}) V_{TS} - \frac{V_{DS}^{2}}{2} \right\} \cdot \cdot \cdot (2)$$

以上において、βはトランジスタの利得係数、Wはトラ ンジスタのチャネル幅、Lはトランジスタのチャネル 長、Vcsはゲート・ソース間電圧、Vruはしきい電圧、 Vnsはドレイン・ソース間電圧を表している。

【0018】また、NチャネルMOSトランジスタの利 得係数βNは、次式で表される。

(4)

一方、PチャネルMOSトランジスタの利得係数 B は、 次式で表される。

 $\beta_P = \mu_P \cdot C_P \cdot \cdot \cdot \cdot (4)$ 

以上において、μNは電子易動度、μPは正孔易動度、C NはNチャネルトランジスタの単位面積当たりのゲート 絶縁膜の容量、CpはPチャネルトランジスタの単位面 積当たりのゲート絶縁膜の容量を表している。

【0019】従来は、MOSトランジスタのチャネル長 Lを大きくすることにより、ドレイン電流 I pを小さく していた。その場合には、トランジスタのサイズが大き くなってしまう。これに対し、本発明によれば、MOS トランジスタのゲート絶縁膜を厚くすることにより、ゲ ート絶縁膜の容量CN及びCPを小さくする。その結果、 (3) 式と(4) 式によって利得係数 BNと Bpの値が小 さくなり、(1) 式と(2) 式によってドレイン雷流 [ nが小さくなる。

【0020】本発明においては、コンデンサCc及びCn の絶縁膜は、従来と同様に薄く形成する。一方、反転回 路1を構成するMOSトランジスタのゲート絶縁膜と、 ゲート絶縁膜との内の少なくとも一方を、コンデンサC G及びCDの絶縁膜よりも厚くする。反転回路1を構成す るトランジスタQP1及びQN1のゲート絶縁膜を厚く すると、トランジスタQP1及びQN1の電流供給能力 が減少する。また、インピーダンス素子2を構成するト ランジスタQP2及びQN2のゲート絶縁膜を厚くする と、トランジスタQP2及びQN2のオン抵抗値が増大 する。これにより、発振回路の消費電力を低減させるこ とができる。あるいは、ゲート絶縁膜を厚くすると共に タサイズを小型化することも可能である。

【0021】次に、本実施形態に係る発振回路に用いら れるコンデンサと、反転回路を構成するトランジスタの 構造について説明する。図3に、可変コンデンサCc又 はCDの断面を示し、図4に、反転回路を構成するトラ ンジスタQP1及びQN1の断面を示す。

【0022】図3において、P型のシリコン基板31内 に、N型の不純物拡散領域32が形成されている。この 不純物拡散領域32上にコンデンサの絶縁膜33 (本実 施形態においてはシリコン酸化膜) が形成され、さら に、絶縁膜33上に電極34(本実施形態においてはポ リシリコン)が形成されている。ここで、コンデンサの 絶縁膜33の厚さをTox1とする。

【0023】図4において、P型のシリコン基板41内 にN型のウエル42が形成され、さらに、N型のウエル 42内に、トランジスタQP1のソース・ドレインとな る1組のP型の不純物拡散領域43が形成されている。 1組のP型の不純物拡散領域43に挟まれた半導体基板 上にはゲート絶縁膜45 (本実施形態においてはシリコ ン酸化膜)が形成され、さらに、ゲート絶縁膜45上に 50 によれば、ゲート絶縁膜を厚くすることにより、トラン

ゲート電極46 (本実施形態においてはポリシリコン) が形成されている。

【0024】また、P型のシリコン基板41内に、トラ ンジスタQN1のソース・ドレインとなる1組のN型の 不純物拡散領域44が形成されている。1組のN型の不 練物拡散領域44に挟まれた半導体基板上にはゲート絶 縁膜45が形成され、さらに、ゲート絶縁膜45上にゲ 一ト電極46が形成されている。

【0025】本実施形態においては、反転回路を構成す 10 るトランジスタのゲート絶縁膜を、コンデンサの絶縁膜 よりも厚くする。即ち、ゲート絶縁膜45の厚さをTox 2とすると、Tox2>Tox1の関係が成り立っている。 望ましくは、 $T_{OX} 2 \ge 2 \cdot T_{OX} 1$ とする。

【0026】次に、インピーダンス素子を構成するトラ ンジスタの構造について説明する。図5に、インピーダ ンス素子を構成するQP2及びQN2の断面を示し、図 6に、インピーダンス素子を構成するトランジスタの平 面を示す。

【0027】図5の(a)において、シリコン基板51 インピーダンス素子2を構成するMOSトランジスタの 20 内にN型のウエル52が形成され、さらに、N型のウエ ル52内にソース・ドレインとなる1組のP型の不純物 拡散領域53が形成されている(片方のみ図示)。1組 のP型の不純物拡散領域53に挟まれたN型のウエル は、チャネル領域54となる。半導体基板上にはゲート 絶縁膜55 (本実施形態においてはシリコン酸化膜)が 形成され、さらに、ゲート絶縁膜55上にゲート電極5 6 (本実施形態においてはポリシリコン) が形成されて いる。

【0028】また、図5の(b)において、シリコン基 トランジスタのチャネル長Lを小さくして、トランジス 30 板51内にP型のウエル57が形成され、さらに、P型 のウエル57内にソース・ドレインとなる1組のN型の 不純物拡散領域58が形成されている(片方のみ図

> 示)。1組のN型の不純物拡散領域58に挟まれたP型 のウエルは、チャネル領域59となる。半導体基板上に はゲート絶縁膜55が形成され、さらに、ゲート絶縁膜 55上にゲート電極56が形成されている。

【0029】本実施形態においては、インピーダンス素 子を構成するトランジスタのゲート絶縁膜を、コンデン サの絶縁膜よりも厚くする。即ち、ゲート絶縁膜55の 40 厚さをTox3とすると、Tox3>Tox1の関係が成り立 っている。望ましくは、Tox3≥2・Tox1とする。

【0030】図6に示すように、チャネル領域54、5 9は、ソース(S)とドレイン(D)との間を、L字型 のパターンを繰り返しながら曲がりくねって形成され る。さらに、チャネル領域54、59を覆うように、ゲ 一ト絶縁膜及びゲート電極(G)が形成されている。こ のように、チャネル長Lを大きくしてW/Lの値を小さ くすることにより、インピーダンス素子を構成するトラ ンジスタのオン抵抗値を大きくする必要がある。本発明

ジスタのオン抵抗値を従来よりも大きくすることができ る。あるいは、ゲート絶縁膜を厚くすると共にチャネル 長しを小さくすることにより、トランジスタサイズを従 来よりも小型化することも可能である。

【0031】なお、以上の実施形態においては、発振回 路に用いられる発振子が水晶発振子である場合について 説明したが、本発明はこれに限定されず、セラミック発 振子や、SAW (surface acoustic wave:表面弾性

波) 発振子を用いることができる。

#### [0032]

【発明の効果】以上述べたように、本発明によれば、M OS構造のトランジスタ、コンデンサ、又はインピーダ ンス素子を含む発振回路において、低消費電力化及び小 型化を実現することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る発振回路の構成を示 す回路図である。

【図2】本発明の一実施形態に係る発振回路に用いられ る可変コンデンサの構成例を示す図である

【図3】本発明の一実施形態に係る発振回路に用いられ 20 QN1~QN12 NチャネルMOSトランジスタ るコンデンサの断面図である。

【図4】本発明の一実施形態に係る発振回路に用いられ る反転回路を構成するトランジスタの断面図である。

【図5】本発明の一実施形態に係る発振回路に用いられ るインピーダンス素子を構成するトランジスタの断面図 である。

8 【図6】本発明の一実施形態に係る発振回路に用いられ るインピーダンス素子を構成するトランジスタの平面図 である.

【図7】従来の発振回路の構成を示す回路図である。 【符号の説明】

1、11 反転回路

2、12 インピーダンス素子

3、13 発振子

31、41、51 半導体基板

10 32、43、44、53、58 不純物拡散領域

33 絶縁膜 3.4 雷極

42、52、57 ウエル

45、55 ゲート絶縁膜

46、56 ゲート雷極

54、59 チャネル領域

Rn 抵抗 CG、CD、Cc コンデンサ

QP1~QP12 PチャネルMOSトランジスタ

C1~C3 コンデンサ


Q1~Q3 MOSトランジスタ


G1~G3 ゲート


Sソース

D ドレイン

G ゲート







フロントページの続き

H 0 3 K 3/02

(51) Int. Cl. <sup>7</sup> 識別記号 F. I 7-72-\\ \*(参考) HO1L 27/04 HO1L 27/08 3 2 1 D 27/06 27/092 F ターム(参考) 5F038 AC03 AC05 AC15 AV06 BG02 DF01 EZ20

> 5F048 AB04 AB10 AC03 AC10 BB03 BB16

> 5J043 AA03 AA05 BB01 DD02 DD07

5J079 AA04 BA43 BA44 DA12 FA05 FA06 FA14 FA15 FA18 FB03 FB06 GA04 GA09 HA24